Автоматизация Автоматизация Архитектура Астрономия Одит Биология Счетоводство Военна наука Генетика География Геология Държавна къща Друга журналистика и средства за масова информация Изкуство Чужди езици Компютърни науки История Компютри Компютри Кулинарна култура Лексикология Литература Логика Маркетинг Математика Механика Механика Мениджмънт Метал и заваръчна механика Музика Население Образование Безопасност на живота Охрана на труда Педагогика Политика Право инструмент за програмиране производство Industries Психология P Дио Религия Източници Communication Социология на спорта стандартизация Строителство Технологии Търговия Туризъм Физика Физиология Философия Финанси Химически съоръжения Tsennoobrazovanie скициране Екология иконометрия Икономика Електроника Yurispundenktsiya

Програмата. 3.1

Прочетете още:
  1. Глава 4. Една произволна програма.
  2. Програмата за отчитане на паричните средства. История на картата. Картови сметки.

библиотека ieee;

използвайте ieee.std_logic_1164.all;

entity1 е

порт (a1, b1: в BIT; c1, s1: out BIT);

end add1;

архитектурата struct_1 на add1 е

започвам

s1 <= (а1 и (не b1)) или ((не а1) и b1));

c1 <= a1 и b1;

end struct_1;

Програмата. 3.2

библиотека ieee;

използвайте ieee.std_logic_1164.all;

entity add11 е

порт (a2, b2, c1: в BIT; c2, s2: out BIT);

end add11;

архитектурата struct_1 на add11 е

започвам

s2 <= (a2 xor b2) х или с1;

c2 <= (a2 и b2) или ((a2 xor b2) и c1);

end struct_1;

Programma.3.3

библиотека ieee;

използвайте ieee.std_logic_1164.all;

entity4 е

порт (a, b: в bit_vector (3 downto 0);

s: изход bit_vector (3 downto 0);

c: външен бит);

крайна добавка4;

структурната структура на add4 е

компонент add1

порт (a1, b1: в BIT; c1, s1: out BIT);

крайния компонент;

компонент add11

порт (c1, a2, b2: в BIT; c2, s2: out BIT);

крайния компонент;

сигнал c_in: bit_vector (2 downto 0);

започвам

p0: add1

карта на порт (a1 => a (0), b1 => b (0), c1 => c_in (0), s1 => s (0));

p1: add11

портна карта (c1 => c_in (0), a2 => a (1), b2 => b (1), c2 => c_in (1), s2 => s (1));

p2: add11

карта на порт (c1 => c_in (1), a2 => a (2), b2 => b (2), c2 => c_in (2), s2 => s (2));

p3: add11

карта на порт (c1 => c_in (2), a2 => a (3), b2 => b (3), c2 => c, s2 => s (3));

крайни структурни;

Докладът трябва да съдържа програмите за работа на устройствата с техните имена и времеви диаграми на тяхната работа.

Лабораторна работа номер 4.

Разследване на работата на спусъка .

Цел : да се проучат принципите на работа на най-простата крайна държавна машина.

Изложение на проблема . Използвайки примера на най-простата клетка на асинхронния RS-флип-флоп и два синхронни джапанки, D флип-флоп и JK флип-флоп, изследваме задаването на входовете и принципите на работа на устройството. За да направите това, в пакета Quartus, напишете програми за работа с устройства на езика VHDL и след това създайте графики за времето. Препоръчителни интервали от време:

RS флип-флоп: s - 80 ns с начално ниво от 1, r - 50ns с начално ниво от 0.

D - задействане: за синхронизиращи сигнали - 20ns, информация D - вход - 90ns с начално ниво 1, за s - вход на базово ниво 1 къс 0 от 110 до 130 ns, за r - вход на базово ниво 1 къс 0 от 270 до 290 ns.



JK - спусък: за сигнали за синхронизация - 20ns, JK информационни входове J-110ns с начално ниво 1 и K - 70 ns с начално ниво 0 , за s-вход на базово ниво 1 късо 0 от 150 до 170 ns, за r - вход на базовото ниво 1 кратко 0 от 30 до 50 ns.

,

Редът на работата .

1. Изтеглете Quartus , създайте проект.

2. Отворете VHDL файла, напишете програмата 4.1, отразяваща работата на асинхронния RS-trigger.

3. Запишете файла, поставете го в най-старата в йерархията и го компилирайте.

4. Отворете редактора на графики. Изградете работна карта. Изберете интервалите от препоръчания списък. Начертайте диаграмите в отчета.

5. Отворете нов VHDL файл, напишете програмата 4.2, отразявайки работата на D-спусъка.

6. Запишете файла под друго име, задайте го като най-старата в йерархията и компилирайте.

7. Отворете редактора на графиките. Изградете работна карта. Изберете интервалите от препоръчания списък. Начертайте диаграмите в отчета.

8. Отворете нов VHDL файл, напишете програмата 4.3, отразяваща работата на JK-спусъка.

9. Дайте име на файла и го запишете, поставете го в горната йерархия и го компилирайте.

10. Отворете редактора на графиките. Изградете работна карта. Изберете интервалите от препоръчания списък. Начертайте диаграмите в отчета.


1 | 2 | | 3 | 4 | 5 |


Когато използвате този материал, свържете се със bseen2.biz (0.007 сек.)